Заказные блоки памяти на технологии 28 нм для кэш-памяти первого уровня микропроцессора серии «Эльбрус»

14 сентября 2018
205
Предметная область
Выходные данные
Ключевые слова
Вид публикации Статья
Контактные данные автора публикации
Ссылка на публикацию в интернете www.mcst.ru/files/561920/370cd8/50f057/000000/kristovskiy_g.v._pogrebnoy_yu.l._potovin_yu.m._zakaznye_bloki_pamyati_na_tehnologii_28_nm_dlya_kesh-pamyati_pervogo_urovnya_mikroprotsessora_serii_elbrus.pdf

Аннотация

В статье изложен подход к разработке заказных блоков памяти для кэша первого уровня 8-ядерного микропроцессора серии «Эльбрус». Для обеспечения высокого быстродействия и повышенной помехоустойчивости использована схемотехника, при которой все транзисторы работают с полным логическим
перепадом. Описаны основные схемотехнические и топологические решения.
Для того чтобы оставить комментарий необходимо авторизоваться.