Вычислительный элемент модулярной арифметики

Заявленная полезная модель относится к устройствам для выполнения вычислений с использованием машинных чисел и числовых полей, т.е. представление числа без оснований с помощью совокупности арифметических остатков. Техническим результатом, который может быть получен в заявленной полезной модели, является повышение быстродействия вычислительного элемента модулярной арифметики. Технический результат достигается тем, что вычислительный элемент модулярной арифметики, содержит устройство управления, оперативное запоминающее устройство (ОЗУ), постоянное запоминающее устройство (ПЗУ), мультиплексор, первый и второй входы элемента, сумматор по модулю р, умножитель, выполненный в виде сумматора по модулю р-1, первый и второй входы которого соединены соответственно с первым постоянным запоминающим устройством (ПЗУ) умножителя и вторым постоянным запоминающим устройством (ПЗУ) умножителя, а выход которого соединен с третьим запоминающим устройством (ПЗУ) умножителя, при этом устройство управления соединено с ОЗУ, ПЗУ и управляющим входом мультиплексора, а первый вход элемента соединен с ОЗУ, ПЗУ, первым входом сумматора по модулю р и первым ПЗУ умножителя, а второй вход элемента соединен с ОЗУ, вторым входом сумматора по модулю р и вторым ПЗУ умножителя, кроме того, первый вход мультиплексора соединен с выходом сумматора по модулю р, второй вход мультиплексора соединен третьим ПЗУ умножителя, третий вход мультиплексора соединен с ПЗУ, а выход мультиплексора соединен с ОЗУ.